magicse7en: 默认发 core 0，如果有绑定 interrupt 到某个 core ，就发给绑定的 core，如果硬件支持 irq balance ，也可由硬件决策发给某个活着的 core

magicse7en: 不需要软件设定

lubing521: 请教下，在多核下，如果FIQ来了，那这个FIQ触发哪个core来处理这个FIQ呢？

ylhust520: 大佬请教下，when the processor takes an exception to AArch64 execution state, all of the PSTATE interrupt masks is set automatically ==> 是否意味着，当cpu运行在el3时，是会屏蔽掉FIQ和RIQ的，即使此时有一个Group 0的中断进来？ 也就是说，必须等到CPU运行在Non-secure EL1 or Secure EL1时才能响应FIQ or IRQ中断？谢谢。

gong0791: 那个图我觉得是有问题的，应该是FIQ，而且应该按照scr.fiq=1的设定，也就是直接进入EL3，由EL3路由到Linux kernel这边处理。